En bref : le Japon cherche à devenir un acteur majeur dans la course à la commercialisation de la prochaine génération de technologie de puce et s’associera aux États-Unis pour atteindre son objectif. Selon un rapport de Nikkei Asia, des entreprises privées des deux pays travailleront ensemble sur la recherche et la production de masse.
Chaque côté a beaucoup à apporter à la table. IBM, par exemple, a présenté l’année dernière une conception de 2 nm pouvant accueillir jusqu’à 50 milliards de transistors sur une puce de la taille d’un ongle. Le Japon, quant à lui, abrite plusieurs grands fabricants d’équipements de fabrication de puces, dont Canon et Tokyo Electron.
La recherche conjointe pourrait commencer dès cet été et la première installation de la région devrait être construite entre l’exercice 2025 et l’exercice 2027.
La publication note que les entreprises japonaises et américaines pourraient créer une toute nouvelle société pour gérer le projet, et que le ministère japonais de l’Économie, du Commerce et de l’Industrie subventionnera partiellement les coûts de R&D et les dépenses en capital.
Selon Nikkei, la première vague de puces de 2 nm sera probablement destinée aux centres de données, aux ordinateurs quantiques et aux smartphones phares. Ils pourraient également être utiles dans des applications militaires, en les reliant directement aux questions de sécurité nationale.
Rival TSMC est largement considéré comme le leader de l’industrie dans la production de puces de nouvelle génération. Le géant des semi-conducteurs est sur la bonne voie pour commencer à produire en masse des puces de 3 nm plus tard cette année et vise à ce que les puces de 2 nm sortent de la chaîne de montage d’ici la fin de 2025.
Crédit image : Sergei Starostin