Résumer: Intel a nommé Sapphire Rapids la quatrième génération de processeur Xeon en 2019 et a divulgué la prise en charge de la DDR5, du PCIe 5.0 et de la mémoire intégrée au cours des années qui ont suivi. Mais pour autant, ils ne se sont jamais engagés sur un calendrier de sortie.
La semaine dernière, Intel a soumis une modification du noyau Linux qui complète les mises à jour dont ils ont besoin pour exécuter les processeurs Sapphire Rapids avec leur mémoire intégrée activée. En théorie, Intel se prépare donc à enregistrer des échantillons pour des tests de performances.
La mémoire in-package, ou dans ce cas, la mémoire ‘on-package’ (chacun des quatre complexes principaux porte un dé de mémoire comme un petit chapeau haut de forme) est une idée pour intercaler une autre couche de mémoire entre le cache L3 et la mémoire système. Le HBM2e intégré de Sapphire Rapids sera considérablement plus rapide que le DDR5 ; avec un petit retour de maths de serviette, peut-être cinq ou dix fois plus vite.
À ce stade, cependant, personne n’est sûr de ce que cela signifiera pour la performance. La nouvelle soumission Linux d’Intel est une mise à jour du pilote EDAC i20nm qui fournit une détection d’erreur de mémoire et un rapport de correction – si quelqu’un avait exécuté des tests sans l’utiliser, alors leurs résultats n’auraient de toute façon pas eu de sens.
Dans leur soumission, Intel révèle que : « Un futur processeur Xeon inclura un HBM intégré », ce qui est une confirmation intéressante mais peu excitante, mais ils continuent en révélant que « le contrôleur de mémoire HBM intégré partage la même architecture avec le contrôleur de mémoire DDR », ce qui implique au moins qu’il ne sera pas difficile pour le logiciel d’être mis à jour pour utiliser la mémoire intégrée.
Mise à jour：Tous les modules#intel #SapphireRapids pic.twitter.com/KJa7mj5bNq
– 结城安穗-YuuKi_AnS (@AnsYuuki) 12 juin 2021
Dans les nouvelles connexes, comme vous pouvez le voir ci-dessus, des clichés de Sapphire Rapids sont disponibles grâce au même homme qui a violemment déchiré son échantillon de préproduction. Les images montrent qu’ils ne peuvent pas avoir 80 cœurs comme on le pensait auparavant.
Dans les images ci-dessous, la grille quatre par cinq qui a été prise pour impliquer l’existence de 20 cœurs est toujours visible, mais nous pouvons maintenant voir qu’une des lignes ne contient pas de cœurs. L’un des carrés mélangés aux autres semble également contenir une structure interne différente de celle des cœurs, soit un total de 15 cœurs par complexe de cœurs, ou 60 par processeur quad-complexe. Les rumeurs disent que les faibles rendements obligent Intel à désactiver un cœur par complexe, ce qui donne un total utilisable de 56 cœurs.
Crédit générique : Jeremy Zero